Itaniumは独自設計「EPIC」に賭けるも AMD64に敗れる

2001年出荷開始
Itanium
Itanium(コードネーム Merced)
Itanium(コードネーム「Merced」)は、HPインテル が共同開発し、2001年(平成13年)に出荷を開始した64ビットマイクロプロセッサである。命令の並列実行をコンパイラに委ねる独自設計「EPIC」(Explicitly Parallel Instruction Computing)を採用したが、x86 との互換性を欠き、汎用市場では普及せず超大規模サーバー・ミッションクリティカル分野に活路を求めた。

目次

開発の経緯

Itaniumのダイ
Itaniumのダイ
1989年(昭和64年)、HP は米コロラド州フォートコリンズの研究拠点で、命令レベルの並列性をハードウェアではなくコンパイラが引き出す新方式の研究を開始した。自社のPA-RISC 後継として温めていたこの構想に、1994年(平成6年)、x86の64ビット化を模索していたインテル が参画し、両社は「IA-64」と呼ぶ64ビットアーキテクチャの共同開発で提携した。

開発は難航を極め、当初1997年(平成9年)出荷の予定は大幅にずれ込んだ。最初の製品「Itanium」がようやく市場に登場したのは2001年(平成13年)で、動作クロックは733~800MHz、製造プロセスは180nmであった。

初代Itaniumは、理想を追い求めすぎたがゆえにトランジスタ数3億2500万個・ダイサイズ300mm²という化け物になってしまい、配線遅延から動作クロックを引き上げられなくなった。加えてコンパイラの最適化にも時間がかかり、実際の性能は当時のPentium III にも劣る有様であった。インテルは諦めず設計を一からやり直し、翌2002年(平成14年)に第2世代「Itanium 2」(コードネーム「McKinley」)を発表、ようやくメインフレーム市場に食い込むことに成功した。

独自設計「EPIC」

Itaniumのアーキテクチャ
Itaniumのアーキテクチャ
Itanium の心臓部は「EPIC」(Explicitly Parallel Instruction Computing)という独自方式である。128ビットの「命令バンドル」に3命令ずつを詰め込み、どの命令を同時実行できるかをあらかじめコンパイラが解析して命令列に埋め込んでおく。CPU側は実行時にその指示に従うだけでよく、動的なスケジューリング回路を省いてハードウェアを単純化できるという発想であった。

この設計は、命令を並べ替えて自動的に並列実行する当時主流の「アウトオブオーダー実行」とは対照的な発想で、実行時の複雑な回路をコンパイラの静的解析に置き換える狙いがあった。だが実際には、コンパイラが十分な並列性を発見できる場面は限られ、理論上の性能を発揮できないケースが多く、Itanium の評価を大きく損なう要因となった。

x86との互換性の欠如

ItaniumEPIC を実現するため、x86 命令セットとは互換性のないまったく新しいIA-64 アーキテクチャとして設計された。既存のx86 アプリケーションを動かすため当初のItaniumにはハードウェアによるx86命令のネイティブ実行モードが搭載されていたが、その動作速度はきわめて遅かった。
インテルは後に、x86命令をIA-64命令へ変換するソフトウェア方式の「IA-32 Execution Layer」(IA-32 EL)を投入し、2006年(平成18年)出荷の「Montecito」以降はハードウェアのx86実行モードそのものを廃止した。しかしソフトウェアエミュレーションの実効速度はネイティブ実行の10分の1程度にとどまることもあり、x86資産をそのまま活かしたいユーザーにとって大きな障壁となった。

超大規模サーバー・ミッションクリティカル特化

HP Integrityサーバー
HP Integrityサーバー
x86との非互換という弱点を抱えたItaniumは、汎用市場ではなく大規模基幹システム向けに活路を求めた。HP は自社のPA-RISCサーバーを「HP Integrity」シリーズに置き換え、OS「HP-UX」や高可用性システム「NonStop」の基盤に採用した。最大64ソケットまで拡張できる大規模サーバー「Superdome」も、この路線を象徴する製品である。
Itanium 2 以降は、メモリやキャッシュのエラー訂正・検出機構、プロセッサ単位でのオンライン切り離し・交換など、メインフレーム 譲りの信頼性設計(RAS機能)を強化した。金融機関の勘定系や航空会社の予約システムなど、無停止運用が求められるミッションクリティカル分野で採用が進み、汎用サーバー市場での不振を補う存在となった。

普及しなかった理由:IA-64とAMD64

AMD Opteron
AMD Opteron
Itanium最大の誤算は、競合 AMD の判断であった。インテルがx86と非互換の新設計 IA-64 で64ビット化を目指したのに対し、AMDは既存のx86命令セットに64ビット拡張を加えるだけの「AMD64」(x86-64)を、Opteron、Athron 64、Turion 64に搭載し、2003年(平成15年)に一気に投入した。
AMD64既存の32ビットソフトウェア資産をそのまま動かせるうえ、Itaniumのような専用コンパイラや作り直しを必要としなかったため、業界はこぞってこちらへ流れた。
やがてインテル自身も互換路線に転じ、2004年(平成16年)に自社x86チップへ64ビット拡張「Intel 64」を追加するに至り、Itaniumは「インテルの64ビット標準」という当初の地位を自ら手放す形となった。

加えてEPIC の性能をコンパイラの最適化に依存する設計思想も、当時のコンパイラ技術では十分な並列性を引き出せず、期待された性能向上を実現できなかった。汎用市場での支持を得られないまま、Itanium は超大規模サーバーというニッチ市場に押し込められていった。

現状

インテルは2017年(平成29年)、最終世代となる「Kittson」(Itanium 9700番台)を投入したのを最後に新規開発を終了し、2019年(平成31年)には新規受注を2020年(令和2年)1月末で打ち切り、出荷を2021年(令和3年)7月で終了すると発表した。この計画どおり、2021年(令和3年)をもってItaniumの製造は完全に終了した。
HPE(旧HP)も2025年(令和7年)12月31日をもって、Itanium搭載「HP Integrity」サーバーおよびOS「HP-UX」の標準サポートを終了し、移行先としてx86ベースの「Superdome X」などを提示している。高可用性システム「NonStop」もx86版「NonStop X」への置き換えが進んでおり、2001年(平成13年)に登場したItaniumは四半世紀を経て、その役目をほぼ終えつつある。

主要スペック

項目 仕様
開発元 HP・インテル共同開発
発表・出荷 2001年(初代Itanium/コードネームMerced)
命令セット IA-64(EPIC方式)
データ幅 64ビット
命令バンドル 128ビット/3命令
製造プロセス 180nm(初代)~32nm(Poulson/Kittson)
CPUクロック 733~800MHz(初代)~2.53GHz(Itanium 9700番台)
x86互換 ハードウェアエミュレーション(初期)→ソフトウェアエミュレーション「IA-32 EL」
主な採用先 HP Integrity、NonStop、Superdome等の超大規模・ミッションクリティカルサーバー
最終世代 Kittson(2017年)
出荷終了 2021年7月
サポート終了 2025年12月31日(HPE、HP Integrity/HP-UX標準サポート)

CPUの歴史

発表年 メーカー CPU名 ビット数 最大クロック
1970年Garrett
AiResearch
MP944 (軍用)20bit375KHz
1971年インテル40044bit750KHz
1974年インテル80808bit3.125MHz
1975年モステクノロジーMOS 65028bit3MHz
1976年ザイログZ808bit20MHz
1978年インテル808616bit10MHz
1979年モトローラMC68098bit2MHz
1979年ザイログZ800016bit10MHz
1980年モトローラMC6800016bit20MHz
1983年NECV3016bit16MHz
1984年インテル8028616bit12MHz
1985年インテル8038632bit40MHz
1985年インテルi96032bit100MHz
1985年サン・マイクロシステムズSPARC32bit150MHz
1985年エイコーンARM132bit6MHz
1986年MIPSR200032bit15MHz
1987年ザイログZ28016bit12MHz
1987年モトローラMC6803032bit50MHz
1988年MIPSR300032bit40MHz
1989年インテル8048632bit100MHz
1989年インテルi86032bit50MHz
1990年モトローラMC6804032bit40MHz
1991年MIPSR400064bit200MHz
1992年DECAlpha 2106464bit200MHz
1993年IBM, モトローラ, ApplePowerPC 60132bit120MHz
1993年インテルPentium32bit300MHz
1994年IBM, モトローラ, ApplePowerPC 60332bit300MHz
1995年サイリックスCyrix Cx5x8632bit133MHz
1995年AMDAm5x8632bit160MHz
1995年サン・マイクロシステムズUltraSPARC64bit200MHz
1999年IBM, モトローラPowerPC G432bit1.67GHz
1999年AMDAthlon32bit2.33GHz
2000年インテルPentium 432bit3.8GHz
2001年インテルItanium64bit800MHz
2003年AMDOpteron64bit3.5GHz
2003年インテルPentium M32bit2.26GHz
2006年SCE,ソニー,IBM,東芝Cell64bit3.2GHz
2006年インテルCore Duo32bit2.33GHz
2006年インテルCore 2 Duo64bit3.33GHz
2008年インテルCore i9/i7/i5/i364bit5.8GHz
2017年AMDRyzen64bit5.7GHz
2020年AppleAppleシリコン64bit3.49GHz
2023年インテルCore Ultra 9 / 7 / 564bit5.1GHz

参考書籍

表紙 忘れ去られたCPU黒歴史
著者 大原 雄介
出版社 角川アスキー総合研究所
サイズ 単行本
発売日 2012年07月10日頃
価格 1,540円(税込)
ISBN 9784048867719

参考サイト

(この項おわり)
header